[공과기술] 조합논리 더하기 빼기 회로 / 1. 조합논리 더하기 빼기 회로 ..
페이지 정보
작성일 23-02-14 22:37
본문
Download : 조합논리 - 더하기 빼기 회로.hwp
하위 덧셈기에서 생성된 출력 캐리는 이...
다. M = 1일 때, B 1 = B`과 C0 = 1이 된다된다. 회로는 A에 B에 대한 2의 보수를 더하는 연산을 하게 된다된다. 입력 M은 동작을 제어한다.설명
순서
1. 조합논리 - 더하기 빼기 회로 가. 실험목적 ...
[공과기술] 조합논리 더하기 빼기 회로 / 1. 조합논리 더하기 빼기 회로 ..
1. 조합논리 - 더하기 빼기 회로 가. 실험목적 ...
Download : 조합논리 - 더하기 빼기 회로.hwp( 51 )
레포트 > 공학,기술계열
공과기술 조합논리 더하기 빼기 회로 / 1. 조합논리 더하기 빼기 회로
1. 조합논리 - 더하기 빼기 회로 가. 實驗목적 1) 2진 덧셈기 뺄셈기 회로에 대해 알아본다. 각각의 exclusive-OR 게이트가 입력 M과 B의 입력 중 하나를 받는다. 덧셈기가 B값을 받고, 입력 캐리는 0이 되고, 회로는 A B를 수행한다. 입력 캐리와 함께 2개의 10진수가 Binary Sum을 출력하는 4비트 상위 덧셈기에서 처음으로 더해진다. (출력 V의 exclusive-OR는 오버플로를 검출한다. M = 0일 때 B 0 = B가 된다된다. M = 0일 때 회로는 덧셈기로 동작하고, M = 1일 때 뺄셈기로 동작한다. 기본이론(理論) 1) 2진 덧셈기-뺄셈기 덧셈과 뺄셈연산은 하나의 2진 덧셈기를 이용하여 회로를 구현할 수 있는데, 이것은 각각의 덧셈기에 exclusive-OR 게이트를 추가해서 구현한다. 그림 4-13은 4비트 덧셈기-뺄셈기를 나타내고 있다.) 그림 4-13 4비트 덧셈기-뺄셈기 2) BCD 덧셈기 두 BCD 수를 더하고 BCD의 합을 생성하는 BCD 덧셈기가 그림 4-14에 나타나 있다. B의 입력들은 모두 보수화되고, 1이 입력 캐리를 통하여 더해진다. 2) BCD 덧셈기 뺄셈기 회로에 대해 알아본다. 출력 캐리가 0일 때는 Binary Sum에 아무것도 더하지 않고, 출력 캐리가 1일 때는 2진수 0110을 4비트 하위 덧셈기를 이용하여 Binary Sum에 더한다. 나. 實驗장비 1) 부품 IC 7448-4, 74283, 7486, 7408-2, 7485, 7432, 7404-1, LED-1, 4 Pin Deep S W-2, Toggle S W-1, FND 510-4, 저항 270-5, 1k-8 2) 장비 Bread Board, Power Supply 다.
